Titel Autor Zugriffe
ARM-Architektur: Effiziente RISC-Prozessoren HanseKI 44
Spekulative Ausführung: Vorausschauend rechnen mit Risiko HanseKI 40
Out-of-Order Execution: Rechnen in der richtigen Reihenfolge HanseKI 31
Hyper-Threading: Ein Kern, zwei logische Prozessoren HanseKI 47
FPU: Die Gleitkommaeinheit der CPU HanseKI 50
VLIW: Parallelität per Compiler statt Hardware HanseKI 43
CISC: Der komplexe Befehlssatz-Prozessor HanseKI 46
RISC: Der reduzierte Befehlssatz-Prozessor HanseKI 45
Direct Memory Access (DMA): Datenübertragung ohne die CPU HanseKI 36
Memory Management Unit (MMU): Adressübersetzung und Speicherschutz HanseKI 45

Seite 127 von 188