Superskalar bedeutet, dass eine CPU mehrere Befehle gleichzeitig (pro Takt) ausführen kann — sie hat mehrere parallele Ausführungseinheiten und eine Issue-Weite von 2, 4, 6 oder 8 Befehlen. Das ist die Grundlage der Leistung moderner Prozessoren von Intel, AMD und ARM.
Von der Pipeline zum Superskalar
Beim Pipelining laufen zwar viele Befehle gleichzeitig in verschiedenen Stufen, aber pro Takt beginnt nur ein neuer Befehl. Ein superskalarer Kern besitzt dagegen mehrere parallele Pipelines und dekodiert pro Takt mehrere Befehle (Decode-Width). Er nutzt damit Instruction-Level Parallelism (ILP) — parallel ausführbare Befehle im Programm.
Ausführungseinheiten und Dispatch
Moderne Kerne haben getrennte Einheiten für verschiedene Operationen: Arithmetik/Logik (ALU), Gleitkomma (FPU), Cache-Zugriffe (Load/Store) und Sprünge. Ein Scheduler verteilt die dekodierten Befehle an freie Einheiten. Damit auch Befehle „aus der Reihe" abgearbeitet werden können, nutzen moderne Kerne Out-of-Order-Ausführung samt Reorder Buffer (ROB) und Register-Renaming — die Ergebnisse werden am Ende wieder in Programmreihenfolge geschrieben.
Warum nicht einfach noch breiter?
Die Issue-Weite lässt sich nicht beliebig erhöhen: Echte Datenabhängigkeiten, begrenzte Ausführungseinheiten und die Wartezeit auf Speicherzugriffe — samt Adress-Übersetzung im TLB — bremsen den Durchsatz. Der Stromverbrauch steigt überproportional — die 8-fach-Kerne in Intel Skylake oder AMD Zen sind nahe am wirtschaftlichen Optimum. Die Codegenerierung eines Compilers kann ILP durch Umordnung (Instruction Scheduling) gezielt verbessern.
Abgrenzung und Alternativen
Superskalar erkennt die Parallelität in der Hardware (dynamisch). Die Alternative VLIW (z. B. Itanium) legt die Parallelität explizit in den Befehlssatz — der Compiler entscheidet statisch. Auch Simultaneous Multithreading (SMT) ergänzt den superskalaren Kern, indem ein Takt von Befehlen mehrerer Threads gefüllt wird.
Beispiele: Intel Pentium (2-fach, 1993) war der erste weit verbreitete superskalare x86-Prozessor; moderne Kerne wie ARM Cortex-X oder AMD Zen erreichen 6–8-fache Ausführung. Die Mikroarchitektur bestimmt, wie diese Breite konkret umgesetzt wird.